aborda el diseño avanzado de interfaces de conversión digital en sistemas aeroespaciales, integrando técnicas de sincronización, calibración dinámica, y adaptación analógica para optimizar el flujo de datos en plataformas eVTOL y UAM. Esta área técnica se fundamenta en la aplicación de ADC/DAC de alta resolución, protocolos JESD204B/C, y estabilidad frente a interferencias electromagnéticas, complementados con métodos de análisis basados en DSP, FPGA y microcontroladores para asegurar la integridad de la transmisión en entornos con alta densidad de señal y ruido. El dominio incluye aspectos críticos como el manejo de jitter, control en el dominio del tiempo y la integración precisa con front-ends analógicos para garantizar la fidelidad de datos en sistemas de control de vuelo y navegación avanzada.
Los laboratorios especializados permiten la realización de pruebas tipo HIL y SIL para validar hardware y firmware bajo condiciones simuladas, garantizando conformidad con la normativa aplicable internacional y estándares de seguridad funcional. Se aplican metodologías estrictas de trazabilidad conforme a DO-254 y ARP4754A, asegurando la integración segura y certificable en sistemas aeroespaciales. Los perfiles profesionales asociados incluyen ingenieros en Hardware Design, Firmware Development, Systems Integration, Test Engineering y especialistas en EMC y validación de protocolos JESD204, proporcionando una sólida base para la empleabilidad en la industria aeroespacial y de defensa.
5.600 €
Aprenderás a integrar todo el proceso de desarrollo de producto desde la concepción del modelo hasta su validación final, aplicando metodologías centradas en el usuario. Desarrollarás competencias en diseño paramétrico, ergonomía, simulación, materiales sostenibles, visualización 3D y gestión de manufactura, garantizando soluciones eficientes, seguras y alineadas con los estándares industriales actuales.
Recomendaciones: Se sugiere contar con conocimientos básicos en aerodinámica, control de sistemas y estructuras. Se requiere un nivel de idioma Español/Inglés B2+ / C1. Se proporcionan bridging tracks de apoyo.
1.1 JESD204B/C: fundamentos y arquitectura de alto nivel
1.2 Componentes del enlace: ADC/DAC front-ends, capa de enlace y PHY
1.3 Parámetros de diseño clave: número de carriles (L), número de dispositivos (M), modo Subclass y velocidad por carril
1.4 Modos de sincronización y determinismo: SYSREF, Subclass 0/1 y presupuesto de jitter
1.5 Estructura de frames y mapeo de datos: frames, multiframe y asignación a carriles
1.6 Topologías de enlace e interoperabilidad: punto a punto, multi-lane y integración con front-ends analógicos
1.7 Pruebas y conformidad: patrones de prueba, verificación de rendimiento y criterios de aceptación
1.8 Diseño e integración de front-ends analógicos: ancho de banda, ganancia, impedancia y anti-aliasing
1.9 Implementación en hardware: IP JESD204, transceptores SERDES, clocking y integración con FPGA/SoC
1.10 Caso práctico: go/no-go con matriz de riesgos para validar un enlace JESD204B/C con front-ends analógicos
2.1 Contexto y objetivos de JESD204B/C en sistemas de alta velocidad
2.2 Diferencias clave entre JESD204B y JESD204C y sus implicaciones de diseño
2.3 Arquitectura del enlace: lanes, frames, octets y sincronización a alto rendimiento
2.4 Front-ends analógicos para conversión de datos: requisitos de ancho de banda, SNR/ENOB y linealidad
2.5 Sincronización y control de enlace: SYSREF, clocking, jitter budget y resync
2.6 Configuración de tasas y escalabilidad: velocidades por lane, número de lanes y distribución de datos
2.7 Pruebas y validación del enlace: patrones de prueba, eye diagram, BER y verificación de alineación
2.8 Consideraciones de hardware y diseño de PCB: impedancias, trazados, acoplamiento y EMI
2.9 Integración con sistemas y herramientas de diseño: firmware/software, MBSE/PLM y trazabilidad de cambios
2.10 Case clinic: go/no-go con matriz de riesgos
3.1 JESD204B/C: fundamentos, diferencias y alcance en sistemas de conversión de datos
3.2 Arquitecturas de front-ends analógicos para adquisición de datos de alta velocidad
3.3 Estructura de JESD204B/C: lanes, link layer, SYSREF y sincronización
3.4 Requisitos de clocking: jitter, alineación de fases y distribución de reloj
3.5 Configuración de lanes y tasas: escenarios típicos de muestreo y ancho de banda
3.6 Diseño de front-end analógico: anti-aliasing, rango dinámico, linealidad y ruido
3.7 Interfaz entre ADC/DAC y JESD204B/C: jitter budget y sincronización
3.8 Consideraciones de PCB y layout para interacciones analógico-digital
3.9 Verificación y validación: pruebas con eye-diagrams, SBP y patrones
3.10 Caso de estudio: implementación de una solución JESD204B/C en un sistema de adquisición de datos de alta velocidad
4.1 JESD204B/C: Arquitectura, capas y enlaces para ADC/DAC de alta velocidad
4.2 Diferencias clave entre JESD204B, JESD204C y sus implicaciones en diseño de Front-Ends
4.3 Front-Ends Analógicos: requisitos de muestreo, anti-aliasing y linealidad para conversión de datos
4.4 Selección de ADC/DAC y módulos de front-end compatibles con JESD204B/C
4.5 Diseño de clocking, SYSREF y sincronización en sistemas JESD204B/C
4.6 Topologías de interconexión: tarjetas, backplanes y cables para enlaces de alta velocidad
4.7 Layout de PCB para JESD204B/C: mitigación de jitter, crosstalk y retorno de señal
4.8 Calibración, pruebas y validación de front-ends y enlaces JESD204B/C
4.9 Simulación y verificación MBSE de sistemas JESD204B/C y front-ends
4.10 Casos de estudio navales: implementación práctica de JESD204B/C y Front-Ends en sensores y sonares
5.1 Introducción a la conversión de datos de alta velocidad.
5.2 Principios de los front-ends analógicos: amplificadores, filtros y acondicionamiento de señales.
5.3 Fundamentos del estándar JESD504B/C: estructura, capas y funcionalidades.
5.4 Conceptos clave: sincronización, codificación y control de errores en JESD504B/C.
5.5 Selección y especificaciones de componentes: ADC, DAC y transceptores.
5.6 Diseño y simulación de circuitos analógicos para front-ends.
5.7 Herramientas y software para el análisis y simulación de señales.
5.8 Introducción a la implementación práctica: prototipado y pruebas básicas.
5.9 Normativas y estándares relevantes: aplicaciones y desafíos.
5.10 Estudio de casos: ejemplos de sistemas de alta velocidad en la industria.
6.1 Introducción a la conversión de datos de alta velocidad y sus aplicaciones.
6.2 Fundamentos de la norma JESD204B/C: propósito y estructura.
6.3 Componentes clave de un sistema JESD204B/C: transmisores, receptores, dispositivos ADC/DAC.
6.4 Conceptos básicos de front-ends analógicos: diseño y consideraciones.
6.5 Diseño de la interfaz JESD204B/C y enlace de datos.
6.6 Entendiendo los bloques de sincronización: SYNC, SYSREF.
6.7 Introducción a la simulación y análisis de señales en entornos JESD204B/C.
6.8 Introducción a la documentación técnica: especificaciones, hojas de datos.
6.9 Principios de integridad de la señal en diseños de alta velocidad.
6.10 Casos de estudio: Aplicaciones típicas de JESD204B/C en sistemas de conversión de datos.
7.1 Introducción a la conversión de datos de alta velocidad: aplicaciones y desafíos.
7.2 Principios de funcionamiento de JESD204B/C: especificaciones clave y ventajas.
7.3 Arquitectura y componentes de un sistema JESD204B/C.
7.4 Fundamentos de front-ends analógicos: diseño y consideraciones.
7.5 Diseño de circuitos analógicos para conversión de datos: amplificadores y filtros.
7.6 Interfaz de datos analógica-digital: muestreo y cuantificación.
7.7 Conceptos básicos de sincronización y reloj en sistemas de alta velocidad.
7.8 Diseño de PCB para sistemas JESD204B/C: consideraciones de integridad de señal.
7.9 Simulación y modelado de sistemas JESD204B/C y front-ends analógicos.
7.10 Introducción a las herramientas y software de diseño.
8.1 Introducción a la Converión de Datos de Alta Velocidad y sus Aplicaciones.
8.2 Fundamentos del Estándar JESD804B/C: Características y Ventajas.
8.3 Arquitectura del Estándar JESD804B/C: Capas Físicas, Enlace y Aplicación.
8.4 Diseño de Front-Ends Analógicos: Amplificadores de Bajo Ruido (LNA), Filtros y Circuitos de Muestreo.
8.5 Componentes Clave para la Conversión de Datos: ADCs y DACs de Alta Velocidad.
8.6 Interfaz de Reloj y Sincronización en Sistemas JESD804B/C.
8.7 Análisis de Integridad de Señal y Diseño de PCB para Alta Velocidad.
8.8 Herramientas de Simulación y Verificación para Diseño JESD804B/C.
8.9 Ejemplos Prácticos y Estudios de Caso de Implementación JESD804B/C.
8.10 Introducción a la mitigación de ruido.
9. 1 Introducción a la Conversión de Datos de Alta Velocidad: Desafíos y Necesidades
9. 2 Fundamentos de la Interfaz JESD904B/C: Estructura y Protocolos
9. 3 Diseño y Análisis de Front-Ends Analógicos para ADC/DAC: Consideraciones Clave
9. 4 Selección y Caracterización de Componentes para Alta Velocidad
9. 5 Simulación y Modelado de Sistemas JESD904B/C y Front-Ends Analógicos
9. 6 Implementación de Circuitos Impresos (PCB) de Alta Frecuencia: Diseño y Layout
9. 7 Pruebas y Medidas de Sistemas de Conversión de Datos de Alta Velocidad
9. 8 Consideraciones de Ruido y Señal en Sistemas de Alta Velocidad
9. 9 Aplicaciones Típicas: Radar, Comunicaciones, Instrumentación
9. 10 Estudio de Casos: Diseño y Análisis de un Sistema Completo
10.1 Introducción a la conversión de datos de alta velocidad: aplicaciones y desafíos.
10.2 Conceptos básicos de señales analógicas y digitales.
10.3 Introducción al estándar JESD204B/C: objetivos y beneficios.
10.4 Arquitectura JESD204B/C: bloques funcionales y su interacción.
10.5 Principios de codificación y transmisión de datos en JESD204B/C.
10.6 Introducción a los front-ends analógicos: amplificadores, filtros y acondicionamiento de señal.
10.7 Selección de componentes para front-ends analógicos: criterios y especificaciones.
10.8 Diseño de circuitos básicos de front-end analógico: ejemplos prácticos.
10.9 Análisis y simulación de circuitos de front-end analógico: herramientas y metodologías.
10.10 Introducción a la interfaz de usuario y la optimización de datos.
Director Académico del DSD — SEIUM Design & Industrial Design Institute
Profesor de Diseño Industrial, Diseño de Vehículos, Transportation Design, UX/HMI, Color & Trim, Iluminación y Desarrollo de Producto
El Prof. Luca Benedetti, de nacionalidad italiana, es Director Académico del DSD — SEIUM Design & Industrial Design Institute y responsable de diseño industrial, de producto y vehículos, experiencia de usuario, interacción persona-máquina, interfaces HMI, Color & Trim y prototipado.
Director Académico del SRA — SEIUM Robotics & Autonomous Systems Institute
Profesor de Robótica, Automatización Inteligente, Sistemas Autónomos, Percepción Artificial, Control Avanzado y Mecatrónica.
El Prof. Kenji Takahashi, de nacionalidad japonesa, es Director Académico del SRA — SEIUM Robotics & Autonomous Systems Institute y responsable de robótica industrial, robots móviles, mecatrónica, control avanzado, percepción artificial, navegación e inteligencia embebida y autónoma.
Directora Académica del DAIS — SEIUM Data, Artificial Intelligence & Simulation Institute
Profesora de Inteligencia Artificial, Ciencia de Datos, Ingeniería de Datos, MLOps, Simulación, Gemelos Digitales y Computación Científica
La Dra. Lucía Hernández Vega, de nacionalidad española, es Directora Académica del DAIS — SEIUM Data, Artificial Intelligence & Simulation Institute y responsable de inteligencia artificial, ciencia e ingeniería de datos, visión artificial, IA generativa, MLOps y gemelos digitales.
Director Académico del EET — SEIUM Electronics & Embedded Technologies Institute
Profesor de Electrónica, Sistemas Embebidos, Telecomunicaciones, Diseño de Hardware, FPGA, IoT y Sistemas de Tiempo Real
El Dr. Kevin O’Connor, de nacionalidad irlandesa, es Director Académico del EET — SEIUM Electronics & Embedded Technologies Institute y responsable de electrónica, sistemas embebidos, telecomunicaciones, diseño de circuitos, microcontroladores, FPGA, IoT y desarrollo de hardware electrónico.
Director Académico del SNO — SEIUM Naval & Offshore Institute
Profesor de Arquitectura Naval, Ingeniería Marítima, Sistemas de Propulsión, Construcción Naval e Ingeniería Offshore
El Dr. Javier Ferrer Salvatierra, de nacionalidad española, es Director Académico del SNO — SEIUM Naval & Offshore Institute y responsable de arquitectura naval, ingeniería marítima, construcción, propulsión, sistemas auxiliares, ingeniería offshore, seguridad y descarbonización marítima.
Directora Académica del RSC — SEIUM Rail & Smart Cities Institute
Profesora de Ingeniería Ferroviaria, Señalización, Movilidad Urbana, Infraestructuras Inteligentes y Sistemas de Transporte
La Dra. Isabel Martín Robles, de nacionalidad española, es Directora Académica del RSC — SEIUM Rail & Smart Cities Institute y profesora responsable de las áreas de ingeniería ferroviaria, señalización, sistemas de control del tráfico, movilidad urbana, transporte inteligente, infraestructuras conectadas y planificación de ciudades inteligentes.
Director Académico del SEN — SEIUM Energy & Networks Institute
Profesor de Sistemas Eléctricos de Potencia, Smart Grids, Energías Renovables, Almacenamiento y Digitalización de Redes
El Dr. Carlos Navarro Sanz, de nacionalidad española, es Director Académico del SEN — SEIUM Energy & Networks Institute y responsable de sistemas eléctricos, redes inteligentes, renovables, almacenamiento, operación, protecciones, subestaciones, digitalización y planificación energética.
Director Académico del Departamento PTW — Motorcycle & Two-Wheel Engineering
Profesor de Ingeniería de Motocicletas, Dinámica de Vehículos de Dos Ruedas, Chasis, Suspensiones y Sistemas de Propulsión
El Prof. Hiroshi Nakamura, de nacionalidad japonesa, es Director Académico del Dpto. de Motorcycle & Two-Wheel Engineering — PTW de SEIUM y responsable de ingeniería de motocicletas, dinámica, chasis, suspensiones, propulsión térmica y eléctrica, telemetría y validación experimental.
Director Académico del SAS — SEIUM Aero & Space Institute
Profesor de Ingeniería Aeroespacial, Helicópteros, Tiltrotor, eVTOL, Aviónica y Sistemas de Vuelo
El Dr. James Whitmore, de nacionalidad británica, es Director Académico del SAS — SEIUM Aero & Space Institute y responsable de ingeniería aeroespacial, diseño de aeronaves, helicópteros, eVTOL, movilidad aérea, aviónica, control de vuelo, sistemas espaciales y certificación.
Director Académico del Departamento EMH — Electromobility, Batteries & Hydrogen
Profesor de Electromovilidad, Ingeniería de Baterías, Sistemas BMS, Electrónica de Potencia e Hidrógeno Aplicado a la Movilidad
El Dr. Markus Schneider, de nacionalidad alemana, es Director Académico del Dpto. de Electromobility, Batteries & Hydrogen — EMH de SEIUM y responsable de electromovilidad, baterías, BMS, electrónica de potencia, infraestructura de recarga e hidrógeno aplicado al transporte.
Director Académico del SEIUM MotorSport Institute — SMI
Profesor de Ingeniería Motorsport, Dinámica Vehicular, Aerodinámica de Competición y Race Performance Engineering
El Dr. Alessandro Moretti, de nacionalidad italiana, es Director Académico del SEIUM MotorSport Institute — SMI y responsable de ingeniería motorsport, dinámica vehicular, aerodinámica de competición, chasis, suspensiones, telemetría y optimización del rendimiento en pista.
Consulta “Calendario & convocatorias”, “Becas & ayudas” y “Tasas & financiación” en el mega-menú de SEIUM
Nuestro equipo está listo para ayudarte. Contáctanos y te responderemos lo antes posible.
Si, contamos con certificacion internacional
Sí: modelos experimentales, datos reales, simulaciones aplicadas, entornos profesionales, casos de estudio reales.
No es obligatoria. Ofrecemos tracks de nivelación y tutorización
Totalmente. Cubre e-propulsión, integración y normativa emergente (SC-VTOL).
Recomendado. También hay retos internos y consorcios.
Sí. Modalidad online/híbrida con laboratorios planificados y soporte de visados (ver “Visado & residencia”).
Testimonios de clientes que avalan nuestra calificación