Ingeniería de Arquitecturas SoC/FPGA para Sistemas Embebidos

2.1 Fundamentos de SoC/FPGA: arquitectura, bloques y flujo de diseño
2.2 HDL/HLS: lenguajes, herramientas y buenas prácticas de codificación
2.3 AXI y DMA: interconexión, transferencia de datos y control de memoria
2.4 Verificación de HDL/HLS: test benches, simulación y técnicas UVM
2.5 Diseño y verificación de sistemas embebidos: integración de IP y verificación
2.6 Optimización de rendimiento: timing closure, pipeline y paralelismo
2.7 Arquitecturas SoC/FPGA: memoria, controladores y aceleradores
2.8 Estrategias de verificación de sistemas: emulación, prototipos y simuladores
2.9 Diseño para mantenibilidad y trazabilidad: debug, documentación y cambios
2.10 Caso práctico: go/no-go con matriz de riesgos de proyecto

3.1 Introducción a la Arquitectura SoC/FPGA: conceptos, alcance y terminología
3.2 Arquitecturas de referencia: diferencias entre SoC, FPGA y sistemas híbridos
3.3 HDL y HLS: fundamentos, flujos de diseño y criterios de selección
3.4 AXI y DMA: principios de interconexión y transferencia eficiente de datos
3.5 Estructura de un sistema embebido en SoC/FPGA: CPU, aceleradores, memoria y buses
3.6 Proceso de diseño: especificación, simulación, síntesis, implementación y verificación
3.7 Verificación y validación: estrategias de pruebas, testbenches y verificación formal
3.8 Optimización de rendimiento y consumo: técnicas de pipeline, paralelismo y uso eficiente de recursos
3.9 Integración de periféricos y almacenamiento: memoria, dispositivos de E/S y controladores AXI
3.10 Casos de estudio y buenas prácticas: ejemplos de proyectos reales y métricas de éxito

4.1 Fundamentos de SoC/FPGA: visión general, componentes y flujos de desarrollo
4.2 HDL vs HLS: paradigmas, criterios de selección y escenarios de uso
4.3 HDL: Verilog/VHDL: sintaxis, estructuras, estilos de codificación y buenas prácticas
4.4 HLS: modelado en alto nivel (C/C++/SystemC) y generación de RTL
4.5 AXI: introducción a AXI4, AXI4-Lite y AXI4-Stream, roles de maestro y esclavo
4.6 AXI4-Lite y AXI4-Stream: mecanismos de negociación, canales y ejemplos de interfaz
4.7 DMA: controladores DMA, transferencia de datos, buffering y latencia
4.8 Interconexión SoC: AXI interconnect, bridges, coherencia y latencia de ruta
4.9 Verificación de interfaces y sistemas: testbenches, simulación, verificación de protocolo
4.10 Optimización, timing y validación: constraints de síntesis, timing closure, optimización de área y rendimiento

5.1 Introducción a SoC/FPGA y su Aplicación en Sistemas Embebidos.
5.2 Conceptos Clave de Hardware Description Languages (HDL).
5.3 Entornos de Desarrollo y Herramientas de Simulación.
5.4 Estructura Interna de una FPGA y sus Componentes Fundamentales.
5.5 Diseño de Circuitos Digitales con HDL: Puertas Lógicas, Flip-Flops, Registros.
5.6 Implementación de Máquinas de Estados Finitos (MEF) en HDL.
5.7 Fundamentos de AXI: Introducción a la Interconexión en Sistemas SoC/FPGA.
5.8 Conceptos Básicos de DMA (Acceso Directo a Memoria) y su Importancia.
5.9 Procesos de Verificación y Simulación de Diseños HDL.
5.10 Primeros Proyectos Prácticos: Diseño de Sistemas Digitales Simples en HDL.

6.1 Introducción a SoC/FPGA: Conceptos fundamentales y arquitecturas.
6.2 Introducción a HDL (VHDL/Verilog): Sintaxis, simulación y flujos de diseño.
6.3 Introducción a HLS (High-Level Synthesis): Conceptos, ventajas y herramientas.
6.4 Diseño de Bloques Lógicos con HDL: Implementación de funciones básicas.
6.5 Diseño de Bloques Lógicos con HLS: Creación de aceleradores hardware.
6.6 Verificación y Simulación: Estrategias y herramientas para el diseño.
6.7 Flujos de Diseño Típicos: Desde la especificación hasta la implementación.
6.8 Optimización Básica: Técnicas para mejorar el rendimiento y recursos.
6.9 Introducción a AXI: Protocolo de interconexión y su importancia.
6.10 Fundamentos de DMA: Transferencia eficiente de datos en sistemas.

7.1 Introducción a SoC/FPGA: Arquitectura, aplicaciones y ventajas en sistemas embebidos.
7.2 Lenguajes de descripción de hardware (HDL): VHDL y Verilog, sintaxis y estructuras básicas.
7.3 Diseño de circuitos digitales: Puertas lógicas, flip-flops, registros, y máquinas de estados finitos (FSM).
7.4 Herramientas de diseño y simulación: Entornos de desarrollo (IDE), simuladores y síntesis.
7.5 Proceso de diseño con HDL: Especificación, codificación, simulación, síntesis, implementación y verificación.
7.6 Conceptos clave: Reloj, reset, pines de entrada/salida (I/O), y manejo de señales.
7.7 Estructura de un proyecto SoC/FPGA: Jerarquía de diseño, módulos, y bibliotecas.
7.8 Diseño de circuitos combinacionales: Decodificadores, codificadores, multiplexores y demultiplexores.
7.9 Introducción a las estructuras de memoria: RAM, ROM y su implementación en FPGA.
7.10 Primeros pasos en HDL: Ejemplos prácticos y ejercicios de diseño.

8.1 Introducción a SoC/FPGA: Arquitectura y Componentes Clave
8.2 Lógica Programable: Conceptos de HDL (VHDL/Verilog)
8.3 Introducción a HLS (Alto Nivel de Síntesis)
8.4 Flujos de Diseño SoC/FPGA: Herramientas y Metodologías
8.5 Entornos de Desarrollo: IDE y Simuladores
8.6 Estructura de Datos y Tipos de Datos en HDL
8.7 Operaciones Lógicas y Aritméticas en HDL
8.8 Diseño de Circuitos Combinacionales con HDL
8.9 Diseño de Circuitos Secuenciales con HDL
8.10 Introducción a la Verificación y Simulación de RT

9.1 Fundamentos de Hardware Description Languages (HDL) y High-Level Synthesis (HLS)
9.2 Diseño de Circuitos Digitales con HDL (VHDL/Verilog)
9.3 Introducción a la Síntesis de Alto Nivel (HLS) para SoC/FPGA
9.4 Herramientas de Diseño y Simulación para SoC/FPGA
9.5 Metodologías de Verificación de Circuitos Digitales
9.6 Testbenches y Técnicas de Verificación
9.7 Verificación Funcional y Temporal con HDL
9.8 Conceptos de Depuración y Debugging en Diseño SoC/FPGA
9.9 Flujo de Diseño Completo: Desde la Especificación a la Implementación
9.10 Estudios de Caso: Diseño y Verificación de Módulos SoC/FPGA

10.1 Introducción a SoC/FPGA: Arquitectura y Ventajas para Sistemas Embebidos.
10.2 Ciclo de Diseño y Flujo de Trabajo para SoC/FPGA.
10.3 Lenguajes de Descripción Hardware (HDL): VHDL y Verilog.
10.4 Herramientas de Diseño: Entornos de Desarrollo Integrados (IDE).
10.5 Modelado de Hardware: Diseño y Simulación.
10.6 Procesos de Verificación: Simulación, Emulación y Pruebas en Hardware.
10.7 Conceptos de Síntesis: Lógica Combinacional y Secuencial.
10.8 Optimización para Rendimiento y Consumo de Energía.
10.9 Introducción a la Interconexión: Buses AXI y DMA.
10.10 Casos de Estudio: Aplicaciones Típicas de SoC/FPGA.